HBF，出现分歧
半导体行业观察 · 科技资讯
半导体行业观察 2026-11-05 09:13 安徽 半导体行业观察：NAND 闪存制造合资伙伴铠侠和闪迪对 SK 海力士主导的高带宽闪存 (HBF) 计划持有不同看法，闪迪支持该计划，而铠侠迄今为止保持中立，并采取了另一种架构立场。 公众号记得加星标⭐️，第一时间看推送不会错过。 NAND 闪存制造合资伙伴铠侠和闪迪对 SK 海力士主导的高带宽闪存 (HBF) 计划持有不同看法，闪迪支持该计划，而铠侠迄今为止保持中立，并采取了另一种架构立场。 HBF 的概念与高带宽存储器(HBM)类似，它包含多层 NAND，通过连接线（硅通孔或 TSV）将每一层连接到基础中介层逻辑单元，然后将它们并行地（而不是串行地）连接到主机 GPU。 HBF多芯片堆叠步骤是在芯片级进行的，此时芯片已从采用3D-NAND技术制造的晶圆上切割出来，而3D-NAND本身也是分层结构的。已知合格的芯片垂直堆叠（在第一版HBF规范中通常为8层或16层配置），并通过TSV和微凸块互连。这意味着它们的制造设计必须便于添加TSV和微凸块。 据我们了解，标准 NAND 芯片（以及生产这些芯片的晶圆）通常不能直接用于 HBF 结构。HBF 堆叠结构中的 NAND 芯片必须经过专门设计和制造，以实现 TSV 和微凸点连接。这是因为： TSV 的位置和面积：TSV 必须垂直穿过芯片。这需要在芯片布局中预留禁入区域，增加额外的工艺步骤（例如蚀刻、填充等），并占用额外的芯片面积。而专为传统 SSD 封装设计的标准 3D NAND 芯片则没有此类结构或预留空间。 堆叠要求：堆叠中较低的芯片需要通过 TSV（通孔）连接到底层逻辑芯片和中介层。标准芯片缺少这些通路。 内部架构差异：HBF 芯片通常针对更高的内部并行性（更多独立的平面/子阵列）进行了优化，以通过并发读取实现目标带宽。 我们想表达的是，由于 闪迪本身没有独立的晶圆厂，目前它只能通过与铠侠的合资企业获得晶圆厂资源。因此，它可能需要使用能够生产HBF NAND晶圆的晶圆厂。我们认为这家合资企业不会专门为闪迪生产HBF NAND晶圆。 闪迪和SK海力士于2026年2月成立了HBF规范标准化联盟，并在开放计算项目（OCP）下设立了专门的工作组。他们是首个开放技术规范的主要贡献者，该规范涵盖NAND闪存芯片堆叠（8层/16层，最高512GB）、带宽等级（约0.4–3.0 TB/s）、UCIe互连、封装、可靠性和软件指南。该规范于2026年8月初通过OCP发布。 随后，谷歌和Tenstorrent也加入了该联盟。 HBF 的倡导者、韩国科学技术院 (KAIST)电气工程学院的金正浩教授在 1 月份表示：“三星电子和闪迪计划在明年年底或 2028 年初将 HBF 集成到英伟达、AMD 和谷歌的产品中。” 10 月份，Sandisk表示：“HBF 在第一季度取得了里程碑式的进展，我们完成了首款 HBF 存储芯片的流片；我们首批基于 HBF 的产品样品仍按计划将于明年推出。” 与此同时，铠侠尚未加入HBF联盟。其自身的闪存和固态硬盘架构愿景包括： GP 系列，Optane 级 SSD，采用第三代 XL-FLASH，512 字节随机读取性能超过 2000 万 IOPS。 适用于数据中心的液冷NX1系列 E1.S NVMe SSD 以及液冷版 PCIe 5 代 CM9数据中心 SSD。 据日本《日经新闻》报道，该公司计划使用高速NAND闪存作为DRAM的替代方案。他们打算使用CXL（Compute Express Link）模块，通过PCIe链路实现高速内存访问。将高速NAND闪存与CXL控制器模块相结合，可将数据读取延迟降低到传统NAND产品的十分之一以下。 一款容量高达 5 TB、带宽达 64 GB/s 的大容量高带宽闪存模块原型将于 2025 年 8 月发布，专为边缘服务器而非数据中心 GPU 服务器设计。该模块采用菊花链式连接，使用所谓的“闪存珠”而非堆叠式结构，并搭载高速收发器技术，可实现 128 Gbps 的带宽，同时还采用了多种提升闪存性能的技术。与 SK 海力士和闪迪 HBF 等产品采用的并行信号不同，该模块采用的是差分串行信号传输。 因此，Kioxia 和 Sandisk 在 HBF 技术方面存在差异，Kioxia 考虑采用无层叠连接的串行连接，而 Sandisk/SK Hynix 则倾向于采用具有并行 TSV 连接的层叠连接。 SK集团董事长崔泰元在9月份曾表示，SK海力士与铠侠的合作可能会很有意思。 作为背景信息，SK海力士通过持有可转换债券间接投资铠侠，这些债券可转换为铠侠14.19%的股份，并享有投票权。这将是铠侠最大的单一投票权持股。铠侠的部分固态硬盘（SSD）也使用了SK海力士的DRAM芯片。 铠侠CEO太田博夫