传台积电进军DRAM！
半导体行业观察 · 科技资讯
原创 编辑部 2026-11-07 08:51 安徽 半导体行业观察：11月6日，一则有关台积电可能进军DRAM市场的消息，引起了半导体行业的关注。据The Information报道，台积电已经开始研究生产一种新型存储芯片——3D DRAM，而这一计划据称与英伟达的需求有关。 公众号记得加星标⭐️，第一时间看推送不会错过。 11月6日，一则有关台积电可能进军DRAM市场的消息，引起了半导体行业的关注。据The Information报道，台积电已经开始研究生产一种新型存储芯片——3D DRAM，而这一计划据称与英伟达的需求有关。如果这项计划最终落地，意味着全球最大的晶圆代工厂，可能要与三星、SK海力士和美光这三家传统DRAM巨头展开直接竞争。 消息传出后，台积电股价一度上涨超过6%。在AI基础设施建设持续推高存储需求、DRAM供应日益紧张的背景下，台积电为什么会考虑进入这个市场？更重要的是，作为一家长期专注于逻辑芯片代工的企业，台积电是否真的具备挑战传统存储厂商的能力？ 虽然台积电在随后的一份声明中表示，公司“始终专注于核心业务”，并补充说，公司致力于生产其他公司设计的芯片。在这个回应中，台积电没有具体提及存储芯片，但该公司又指出，其使命是成为逻辑芯片（用于处理数据而非存储数据）“值得信赖的技术和容量提供商”。 而在翻阅了台积电存储方面的布局以后，我们发现这件事可能比表面上看起来更加复杂。 AI芯片，为什么需要台积电做存储？ 台积电考虑进入存储领域，首先还是因为AI带来的需求变化。 过去几年，AI芯片的竞争主要集中在GPU计算能力、先进制程和HBM带宽上。但随着模型规模不断扩大，存储已经成为影响AI芯片性能和系统成本的重要因素。 英伟达对此感受尤其明显。 一颗AI GPU并不是只需要HBM就够了。芯片内部还有寄存器、SRAM缓存，以及与外部存储器连接的各种数据通道。不同层级的存储各自承担不同任务，既要满足计算单元对数据的访问速度，也要考虑容量和功耗。 以HBM为例，虽然它通过多层DRAM堆叠和TSV互连提供了很高的带宽，但成本和产能都受到制造工艺、封装能力等因素制约。与此同时，AI推理规模扩大，模型参数、KV Cache以及中间计算数据也在持续增加，对整个存储系统提出了更高要求。 这就带来了一个问题：能不能在GPU内部放入更多存储，减少处理器与外部存储之间的数据交换？ 目前，GPU内部高速缓存主要采用SRAM。它的优势是速度快，但存储密度相对较低，尤其是传统6T SRAM单元需要六个晶体管。对于面积越来越大的AI芯片来说，如果继续依靠SRAM扩充缓存，成本和面积压力都不小。 DRAM的存储密度通常高于SRAM。如果能够把DRAM以合适的方式集成到逻辑芯片内部，就有机会在有限的面积内提供更大的存储容量。 这也是嵌入式DRAM（eDRAM）重新受到关注的原因之一。 对于英伟达而言，这类技术的价值不只是多获得一种存储芯片，而是有机会改变GPU内部的存储架构。对于台积电来说，如果能够提供从逻辑制程到片上存储、再到先进封装的一整套制造方案，也意味着可以进一步扩大自己在AI硬件产业链中的业务范围。 The Information提到，台积电正在考虑建设新的存储工厂，或者收购现有半导体工厂进行改造。报道还指出，负责推进这项工作的，是台积电负责先进封装业务的副总裁徐国晋，他此前曾负责美光在台湾地区的业务。 这些信息说明，台积电对存储制造的兴趣可能已经不只是技术研究。不过，台积电究竟准备生产什么样的存储芯片，目前还没有明确答案。 台积电可能要做的，不是传统DRAM 这里有必要回顾一下台积电此前的技术布局。 2025年VLSI Symposium上，台积电展示了一项基于氧化物半导体的1T1C存储技术，研究主题是将这种存储器与先进逻辑芯片集成，为处理器提供低功耗、低延迟的缓存解决方案。 这项研究的一个重要特点，是存储阵列被直接集成在逻辑芯片的后端互连层（BEOL）中，而不是像传统DRAM那样作为独立芯片制造。 具体来说，台积电采用氧化物半导体沟道选择器和低温工艺电容器，在先进逻辑芯片的BEOL区域构建存储阵列。 根据台积电在会议上公布的研究成果，这项技术实现了单片集成，测试芯片工作电压为0.75V，数据保持时间超过128ms，随机读写周期时间低于8ns，耐久性超过10¹⁴次循环。台积电将其定位为一种比SRAM具有更高存储密度，同时兼顾低功耗和低延迟的缓存解决方案。 这项技术为什么重要？ 传统SRAM虽然速度快，但面积开销比较大。DRAM可以提供更高的存储密度，却面临电容器、漏电和工艺集成等问题。尤其是传统DRAM的制造流程与先进逻辑芯片并不完全兼容，直接将两者集成在一起并不容易。 氧化物半导体提供了另一种可能。 这类材料具有较低的关态漏电流，有助